- Артикул:00147836
- Автор: Петров С.
- ISBN: 5-94157-383-9
- Обложка: Мягкая обложка
- Издательство: BHV (все книги издательства)
- Город: СПб
- Страниц: 416
- Год: 2006
- Вес: 375 г
Развернуть ▼
В книге обобщены материалы комплекта спецификаций шин PCI и PCI Express. Рассмотрены все аспекты разработки устройств, приведена информация о конфигурационном пространстве и правилах работы с ним. Описаны требования, предъявляемые к электронным компонентам. Приведен протокол шины PCI: адресация, правила передачи, порядок следования и завершения транзакций, арбитраж и т. д. Объяснен механизм задержанных транзакций. Рассмотрены вопросы обеспечения помехоустойчивости и надежности, возможности по расширению до 64 разрядов. Описана организация регистров и структура записей 256 байтного пространства конфигурации. Раскрыты основные понятия и определения шины PCI Express, ее архитектура, принципы функционирования и обратная совместимость с шиной PCI.
Оглавление
Глава 1. Введение в шину PCI
История PCI
Развитие шинной архитектуры
Особенности PCI версии 2.3
Методы коммутации
Место шины PCI в вычислительной архитектуре
Назначение шины
Характеристики шины
Пример PCI-системы
Комплект стандартов и спецификаций
Спецификация шины PCI
Спецификация моста PCI-to-PCI
Спецификация управления питанием PCI
Спецификация "горячего" подключения PCI
Спецификация Small PCI
Спецификация PCI BIOS
Спецификация мобильного PCI
Спецификация Mini PCI
Глава 2. Элементная база шины PCI
Схемотехнические основы построения шин
Характеристики элементов ТТЛ и КМОП
Шинная организация
Логика с тремя состояниями
Логика с открытым коллектором
Проблемы разработки цифровых устройств
Тупиковое состояние в статическом режиме
Начальная установка
Переключения
Метастабильные состояния
Крутизна фронтов тактовых импульсов
Укороченные импульсы
Электронные компоненты шины PCI
Переход к напряжению 3,3 В
Характеристики буфера ввода-вывода
Мост PCI-to-PCI
Назначение и терминология
Примеры мостов
Операционные усилители
Обзор технологий CompactPCI и PCI-X
CompactPCI
Ключевые особенности стандарта CompactPCI
Процессорные модули
Системы ввода-вывода
Производители
Шина PCI-X
Общие сведения
Ключевые особенности
Элементы PCI-X 1.0 и PCI, усиленные в PCI-X 2.0
Новые функциональные возможности
Заключение
Глава 3. Интерфейс шины
Сигналы и линии шины
Типы сигналов
Обязательные линии
Системные выводы
Выводы адреса и данных
Интерфейсные управляющие выводы
Арбитражные выводы
Выводы для сообщения об ошибках
Выводы прерываний :
Пример соединений линий прерывания
Дополнительные выводы
Реализация линий PRSNT#, CLKRUN#
Выводы расширения шины до 64 бит
Выводы JTAG
Выводы интерфейса SMBus
Внеполосные сигналы
Функции центрального ресурса
Пример контроллера PCI
Команды
Назначение и классификация команд
Правила и ограничения использования команд
Правила использования команд чтения
Возможные последствия упреждающего чтения
Правила и порядок адресации
Дешифрация пространства ввода-вывода
Дешифрация адресного пространства памяти
Дешифрация конфигурационного пространства
Организация иерархических шин. Конфигурационные транзакции
Программная генерация транзакций конфигурации
Поддержка одноранговых шин
Программная генерация специального цикла
Выбор пространства конфигурации устройства
Рекомендации соединения линии IDSEL
Дешифрация пространства ввода-вывода для Legacy-устройств
Рекомендации распределения адресного пространства устройств
Глава 4. Транзакции
Введение
Общее управление передачей информации
Транзакции чтения и записи
Транзакция чтения
Транзакция записи
Завершение транзакции
Завершение транзакции мастером
Завершение транзакции целью
Правила завершения транзакции целью
Операция "Retry"
Операция "Disconnect with Data"
Операция "Disconnect without Data"
Завершение "Target-Abort"
Требования для мастеров
Задержанные транзакции
Алгоритм задержанной транзакции
Информация задержанной транзакции
Отмена задержанной транзакции
Последствия использования задержанных транзакций
Поддержка многократных задержанных транзакций
Транзакционные определения
Упорядочивающие правила для многократных задержанных транзакций
Упорядочивание задержанных транзакций
Глава 5. Порядок транзакций, арбитраж, оптимизация
Правила следования транзакций
Очередь транзакций для простых устройств
Интерфейсная зависимость "мастер — цель"
Отмена буферизованных данных
Правила следования транзакций для мостов
Модель "производитель — потребитель"
Перечень упорядочивающих требований PCI
Общие требования
Перечень упорядочивающих требований задержанных транзакций
Правила следования запросов
Упорядочивание задержанных транзакций
Независимость транзакций
Задержанные транзакции. Применение сигнала LOCK#
Условия возникновения ошибок
Арбитраж
Пример алгоритма арбитража системы
Протокол сигналов арбитража
Быстрые транзакции back-to-back
Парковка арбитража
Методы оптимизации на шине PCI
Сигнал разрешения обращения к байтам и маршрут байтов
Управление шиной и оборотный цикл
Комбинирование, объединение и свертка
Эффективность комбинирования, объединения и свертки
Глава 6. Служебные функции шины
Дополнительные операции шины
Выбор устройства
Специальный цикл
Сообщения специального цикла
Пошаговая передача адреса или данных
Подтверждение прерывания
Монопольный доступ
Введение
Старт монопольного доступа
Выполнение задержанных транзакций
Продолжение блокированных операций
Доступ к заблокированному агенту
Завершение монопольного доступа
Полная блокировка шины
Функции обнаружения ошибок
Генерация четности
Проверка четности
Ошибки четности адреса
Сообщения об ошибках
Сообщение по линии PERR#
Сообщение по линии SERR#
Бит состояния Master Data Parity Error
Бит состояния Detected Parity Error
Ошибки четности задержанных транзакций
Восстановление ошибок
Примеры исправления ошибок
Задержки на шине
Задержки цели
Начальные задержки цели
Задержки в блоках
Задержка мастера
Максимальное время записи в память
Предел максимального времени выполнения
Арбитражные задержки
Влияние задержек на скорость передачи
Расчет задержки арбитража
Определение буферных требований
Обобщение правил функционирования
Условия стабильности сигналов
Управление сигналами мастера
Управление сигналами цели
Фазы данных
Алгоритм арбитража
Временные задержки
Правила выбора устройства
Реализация проверки на четность
Глава 7. Дополнительные возможности расширения
Расширение шины до 64 разрядов
Определение размерности шины
64-битная адресация
Работа шины на частоте 66 МГц
Введение
Пространство конфигурации
Архитектура агента
Протокол шины
Определение вывода 66MHZ_ENABLE (M66EN)
Задержки
Электрическая спецификация
Направления перехода к частоте 66 МГц
Сигнальная среда
Максимальные значения переменного тока и защита устройств
Временные параметры
Спецификация, обеспечиваемая производителем
Рекомендации по расположению выводов
Рекомендации синхронизации
Спецификация системной платы
Физические требования
Четырехслойные системные платы
Назначение выводов разъема
Спецификация платы расширения
Поддержка SMBus
Требования системы SMBus
Питание
Физический и логический сегмент SMBus
Способность к подключению шины
Поддержка "Master" и "Slave"
Адресация и конфигурация
Фиксированный адрес устройств
Электрические требования
Поведение SMBus при системном сбросе шины PCI
Требования платы расширения SMBus
Связь
Поддержка "Master" и "Slave"
Адресация и конфигурация
Питание
Электрические требования
Глава 8. Спецификация компонентов PCI
Введение
Сигнальная среда 5 В
Спецификация по постоянному току
Спецификация по переменному току
Максимальные значения переменного тока и защита устройств
Сигнальная среда 3,3 В
Спецификация по постоянному току
Спецификация по переменному току
Максимальные значения переменного тока и защита устройств
Временные параметры
Спецификация тактовых импульсов
Временные параметры
Условия испытаний и измерений
Неопределенные входы и метастабильность
Спецификация, обеспечиваемая производителем
Рекомендации по расположению выводов
Глава 9. Спецификация системной платы
Схемотехника системной платы
Перекос синхронизации
Системный сброс
Нарушение правил сброса
Нагрузка
Питание
Требования к питанию
Последовательность активизации шин питания
Распределение временных параметров
Определение конечной точки времени Тргор
Физические требования
Четырехслойные системные платы
Импеданс системной платы
Назначение выводов разъема
Реализация системной платы
Глава 10. Спецификация плат расширения
Назначение выводов плат расширения
Питание
Емкостная развязка
Максимальная потребляемая мощность
Параметры среды распространения
Предельные значения для длины проводников на печатных платах
Четырехслойные платы расширения
Импеданс
Нагрузка линии
Конструктивные особенности
Глава 11. Конфигурирование и обслуживание устройств
Пространство конфигурации
Функции пространства конфигурации
Идентификация устройства
Управление устройством
Статус устройства
Смешанные регистры
CacheLine Size
Latency Timer
Built-in Self Test (BIST)
CardBus CIS Pointer
Interrupt Line
Interrupt Pin
MIN_GNT и MAX LAT
Subsystem Vendor ID и Subsystem ID
Capabilities Pointer
Базовые адреса
Карта адресного пространства
Выбор размера регистра базового адреса
Регистр базового адреса ПЗУ расширения
"Жизненные" данные изделия
Драйверы устройств
Сброс системы
Список функциональностей
Механизм запроса прерывания
Структура функциональности MSI
Алгоритм функционирования MSI
Завершение транзакции MSI
Требования приема и упорядочивания MSI-транзакций
ПЗУ расширения
Состав ПЗУ расширения
Формат заголовка
Формат структуры данных PCI
Код процедуры POST
Совместимость со стандартом PC
Дополнительные поля заголовка
Алгоритм функционирования POST при обработке образа
Расширения функции INIT
Структура образа
Глава 12. Технология PCI Express
Введение
Третье поколение соединений ввода-вывода
Топология PCI Express
Root Complex
Endpoint
Правила для существующих оконечных устройств
Правила для оконечных устройств PCI Express
Switch
Мост PCI Express-to-PCI
Обзор уровней PCI Express
Уровень транзакций
Канальный уровень
Физический уровень
Программная инициализация и конфигурирование
Конфигурационная топология
Конфигурационные механизмы PCI Express
PCI-совместимый механизм доступа
Расширенный конфигурационный механизм доступа PCI Express
Блок регистров корневого комплекса
Типы конфигурационных регистров
PCI-совместимые конфигурационные регистры
Общее конфигурационное пространство типа 0/1
Заголовок конфигурационного пространства типа 0
Заголовок конфигурационного пространства типа 1
Управление питанием
Состояния потребления питания канала
Системная архитектура PCI Express
Поддержка прерываний
Модель прерываний PCI Express
Программная модель РМЕ
Маршрут РМЕ между иерархиями PCI Express и PCI
Сообщение об ошибках и протоколирование
Введение
Классификация ошибок
Правила обработки ошибок и PCI-отображения для мостов
Поддержка виртуальных каналов
Поддерживаемые конфигурации TC/VC
Механизм "Device Synchronization Stop"
Механизмы очищения/сброса.,
Блокированные транзакции
Правила инициирования и распространения блокированных транзакций
Оконечные устройства Legacy Endpoint
Оконечные устройства PCI Express
Правила сброса для PCI Express
Поддержка механизма Hot-Plug
Пользовательская модель PCI Express Hot-Plug
Девиация форм-факторов PCI
Элементы стандартной пользовательской модели
Индикаторы
Ручная защелка MRL
Сенсор MRL
Электромеханическая блокировка
Кнопка внимания
Программный интерфейс пользователя
Функция распределения питания
Рекомендации процесса системного распределения питания
Управление ограничением питания слота
Управляющие регистры Slot Power Limit
Заключение
Приложение 1. Идентификаторы функциональностей
Приложение 2. Коды классов
Базовый класс 00h
Базовый класс Olh
Базовый класс 02h
Базовый класс 03h
Базовый класс 04h
Базовый класс 05h
Базовый класс 06h
Базовый класс 07h
Базовый класс 08h
Базовый класс 09h
Базовый класс 0Ah
Базовый класс OBh
Базовый класс OCh
Базовый класс ODh
Базовый класс OEh
Базовый класс OFh
Базовый класс 1 Oh
Базовый класс 11 h
Приложение 3. Информация VPD
Формат VPD
Совместимость VPD
Определение VPD
Дескрипторы VPD
Доступные для чтения поля
Доступные для чтения/записи поля
Пример VPD
Список литературы
Предметный указатель
Рекомендуем
