- Артикул:00-01025492
- Автор: по ред. В.И.Варшавского
- Обложка: Твердая обложка
- Издательство: Наука (все книги издательства)
- Город: Москва
- Страниц: 424
- Формат: 84х108 1/32
- Год: 1976
- Вес: 663 г
Развернуть ▼
В книге предлагается новый подход к построению дискретных вычислительных и управляющих устройств, базирующийся на использовании так называемых апериодических автоматов. Последние работают в режиме «запрос - ответ» и осуществляют индикацию моментов окончания переходных процессов.
Предлагаются методы синтеза апериодических схем на интегральных микросхемах. Особое внимание уделяется реализации типовых узлов цифровых машин. Рассмотрены также принципы организации сложных апериодических устройств. Основные результаты оригинальны и ранее не публиковались.
Книга предназначена для специалистов по теории автоматов, инженеров, занимающихся проектированием ЦВМ и систем управления, студентов и аспирантов.
Оглавление
От редактора
Введение
§ В.1. Конечный автомат. Модели
§ В.2. Переходные процессы
§ В.З. Апериодический автомат
Глава 1. Модели асинхронных схем
§ 1.0. Вводные замечания
§ 1.1. Функциональные состязания
§ 1.2. Логические состязания
§ 1.3. Модель Эйхельбергера
§ 1.4. Модель Бредесона и Хулина
§ 1.5. Модель Якубайтиса
§ 1.6. Реализации с двухфазной дисциплиной
§ 1.7. Асинхронные автоматы и их задание
§ 1.8. Размещение с прямыми переходами
§ 1.9. Другие методы размещения состояний
§ 1.10. Структурный синтез асинхронных автоматов на потенциальных элементах
§ 1.11. Нехаффменовские модели
Глава 2. Апериодическая схемотехника
§ 2.0. Вводные замечания
§ 2.1. Простейшие запоминающие устройства
§ 2.2. Индикаторы
§ 2.3. Триггерные устройства
§ 2.4. Регистры
§ 2.5. Счетчики. Распределители
Глава 3. Структуры апериодических автоматов
§ 3.0. Вводные замечания
§ 3.1. Реализация булевых функций
§ 3.2. Модель автомата на базе D-триггеров
§ 3.3. Модель автомата на базе Т-триггеров
Глава 4. Блочный синтез апериодических устройств
§ 4.0. Предварительные соображения
§ 4.1. Полумодулярные схемы
§ 4.2. Семафоры Дийкстры
§ 4.3. Модель Котова - Нариньяни и ее реализация
§ 4.6. Желобковые схемы
Глава 5. Апериодическое последовательное АУ
§ 5.0. Вводные замечания
§ 5.1. Методы выполнения операций и структура АУ
§ 5.2. Реализация блоков АУ
§ 5.3. Алгоритмы выполнения операций
§ 5.4. Граф-схемы управляющих сигналов
§ 5.5. Устройство управления АУ
§ 5.6 Местное управление блоков
Глава 6. Апериодический параллельный процессор
§ 6.0. Вводные замечания
§ 6.1. Основные характеристики процессора
§ 6.2. Дешифраторы адресов
§ 6.3. Дешифратор кода операций
§ 6.4. Дешифратор адреса блокировки переноса
§ 6.5. Сверхоперативная память
§ 6.6. Сумматор
§ 6.7. Схема выработки признаков
§ 6.8. Схема общего индикатора
Литература
Предметный указатель
Рекомендуем
